NETLINK CPU IO XIAO

(zapowiedź rozwiązania)

CPU IO XIAO to płytka standardu NETLINK, która może również współpracować z płytkami standardu iLINK. Bazuje na 32 bitowym mikrokontrolerze Seeeduino XIAO, opartym na architekturze ARM® Cortex®-M0+. Płyta zawiera miejsca na montaż poniższych elementów składowych:

• mikrokontroler Seeeduino XIAO lub inny kompatybilny
• moduł karty sieciowej Wiznet W5500
• moduł zegara czasu rzeczywistego z pomiarem temperatury DS3231
• układ pamięci szeregowej z złączem i2C
• układy portu RS485
  https://pl.wikipedia.org/wiki/EIA-485
• układy portu LIN BUS
  https://pl.frwiki.wiki/wiki/Bus_LIN
  Magistrala CAN i LIN, EP-4-2005
  2010-04-12. Magistrala LIN
• układy portów wejścia/wyjścia
• układy komunikacji szyną i²C
• złącza standardu NETLINK
• złącza zasilania

Konstrukcja umożliwia budowanie rozwiązań w oparciu tylko o wybrane komponenty. Wersje stosowane podczas prototypowania warto wyposażyć w wszystkie komponenty.

Widok płyty od spodu.